潘权，南方科技大学长聘教授，博士生导师，入选国家级高层次人才计划，国家级青年人才计划，广东省青年人才计划和深圳海外高层次人才计划。2005年毕业于中国科学技术大学电子科学与技术系，获理学学士学位；2014年毕业于香港科技大学电子及计算机工程学系，获哲学博士学位。2005年到2009年在北京时代民芯科技有限公司担任射频芯片工程师。2014年到2018年在美国硅谷高速硬件创业公司eTopus Technology Inc. 担任高级主管工程师。主要研究工作集中在高速模拟/射频集成电路设计，主要包括：Wireline/Wireless高速通信集成电路、光通信集成电路、Serdes／clock and data recovery（CDR）电路、低噪声放大器/频率综合器，和硅光互连研究。作为负责人不仅在国际主流会议／期刊上发表70多篇高水平学术论文，同时有超过8年丰富的国内外工作经验，包括4年硅谷业界最前沿的工作经验。曾获得IEEE电路系统协会杰出青年作者奖、南方科技大学校长青年科研奖、南方科技大学优秀教学奖和南方科技大学优秀书院导师奖。

招聘信息：本课题组目前正在招聘研究助理教授、博士后、科研助理，并且招收应届推免硕士研究生、一志愿硕士报考生和应届推免直博生，已有国内外硕士学位的学生可以免试申请博士研究生。同时欢迎来自国内外一流大学的访问学者和交流学生 (招聘信息有效中)，有意加入者请将申请邮件以及简历发送至：panq@sustech.edu.cn。

工作经历：

2024-至今  南方科技大学，长聘教授/研究员（提前晋升）

2022-2024 南方科技大学，长聘副教授/研究员（提前晋升）

2018-2022 南方科技大学，助理教授/副研究员

2014-2018 美国硅谷高速硬件创业公司eTopus Tech. Inc.，高级主管工程师

2005-2009 北京时代民芯科技有限公司，射频电路工程师

教育背景：

2014 香港科技大学电子及计算机工程学系，博士学位

2005 中国科学技术大学电子科学与技术系，学士学位

主要荣誉：

2023  南方科技大学校长青年科研奖

2021  南方科技大学优秀教学奖

2020  南方科技大学优秀书院导师奖

2017 杰出青年作者奖，IEEE电路系统协会

研究领域：

 高速光通信集成电路

 Serdes/CDR电路

 模拟/射频集成电路

 硅光互连研究

 GaN集成电路设计

代表文章：

[1] L. Zhong, H. Wu, W. Wu, C. Wang, W. Xiao, W. Wang, X. Luo, Y. Zhang, D. Xu, T. Fan, Z. Li, X. Cheng, and Q. Pan*, “A 2×56 Gb/s 0.78 pJ/b PAM-4 Crosstalk Cancellation Receiver With Active Crosstalk Extraction Technique in 28-nm CMOS,” IEEE J. Solid-State Circuits, 2024.

[2] X. Luo, X. You, H. Mosalam, H. Qiao, D. Xu, Z. Li, T. Fan, W. Zhou, H. Wu, L. Zhong, P. Y. Chiang, and Q. Pan*, “A 224Gb/s/wire Single-Ended PAM-4 Transceiver Front-End with 29dB Loss Compensation for 800GbE/1.6TbE,” in Proc. IEEE Int. Solid-State Circuits Conf. (ISSCC) Dig. Tech. Papers, San Francisco, CA, USA, pp. 132-134, 2024.

[3] L. Zhong, H. Wu, Y. Zhang, X. Cheng, W. Wu, X. Luo, T. Fan, D. Xu, and Q. Pan*, “A 112Gb/s/pin Single-Ended Crosstalk-Cancellation Transceiver with 31dB Loss Compensation in 28nm CMOS,” in Proc. IEEE Int. Solid-State Circuits Conf. (ISSCC) Dig. Tech. Papers, San Francisco, CA, USA, pp. 134-136, 2024.

[4] W. Wu, H. Wu, L. Zhong, X. Chen, X. Luo, D. Xu, Z. Li and Q. Pan*, “A 64Gb/s/pin PAM4 Single-Ended Transmitter with Merged Pre-Emphasis Capacitive Peaking Crosstalk Cancellation for Memory Interfaces in 28nm CMOS,” in Proc. IEEE Int. Solid-State Circuits Conf. (ISSCC) Dig. Tech. Papers, San Francisco, CA, USA, pp. 240-242, 2024.

[5] L. Zhong, Y. Zhang, X. Luo, H. Wu, X. Cheng, W. Wu, Z. Li, and Q. Pan*, “A 2×112 Gb/s 0.34 pJ/b/lane Single-Ended PAM4 Receiver with Multi-Order Crosstalk Cancellation and Signal Reutilization Technique in 28-nm CMOS,” in Proc. IEEE Symp. VLSI Technol. Circuits (VLSI Technol. & Circuits), Hawaii, USA, 2024.

[6] X. Cheng, H. Wu, L. Zhong, W. Wu, and Q. Pan*, “A 2 × 56 Gb/s Single-Ended Orthogonal PAM-7 Transceiver with Encoder-Based Channel-Independent Crosstalk Cancellation in 28-nm CMOS,” in Proc. IEEE Symp. VLSI Technol. Circuits (VLSI Technol. & Circuits), Hawaii, USA, 2024.

[7] F. Chen, C. P. Yue, and Q. Pan*, “A 56-Gbaud 7.3-Vppd Linear Modulator Transmitter with AMUX-based Re-configurable FFE and Dynamic Triple-stacked Driver in 130-nm SiGe BiCMOS,” in Proc. IEEE Custom Integrated Circuits Conf. (CICC), Denver, CO, USA, 2024.

[8] H. Wu, W. Wu, L. Zhong, X. Chen, Y. Zhang, X. Luo, D. Xu, X. Yu, and Q. Pan*, “A 128Gb/s PAM-4 Transmitter with Edge-Boosting Pulse Generator and Pre-Emphasis Asymmetric Fractional-Spaced FFE in 28nm CMOS,” in Proc. IEEE Custom Integrated Circuits Conf. (CICC), Denver, CO, USA, 2024.

[9] J. Yang, Q. Pan*, J. Yin, and Pui-In Mak, “A 2.0-to-7.4 GHz 16-Phase Delay-Locked Loop With a Sub-0.6-ps Phase-Delay Error in 40-nm CMOS,” IEEE Trans. Microw. Theory Techn., vol. 71, no. 8, pp. 3596-3604, Aug. 2023.

[10] Q. Jiang and Q. Pan*, “Analysis and Design of Tuning-less mm-Wave Injection-Locked Frequency Dividers with Wide Locking Range Using 8th-Order Transformer-Based Resonator in 40 nm CMOS,” IEEE J. Solid-State Circuits, vol. 57, no. 9, pp. 2812-2828, Sept. 2022.